BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

57-020014

(43)Date of publication of application: 02.02.1982

(51)Int.CI.

H03H 17/02

(21)Application number: 55-094465

(71)Applicant : CASIO COMPUT CO LTD

(22)Date of filing:

09.07.1980


(72)Inventor: SANO SHIGENORI

(54) DIGIT OVERFLOW PROCESSOR OF DIGITAL FILTER

(57)Abstract:

PURPOSE: To prevent oscillating operation due to an overflow by performing overflow processing by outputting the maximum value of a dynamic range when input data is positive or the minimum value when negative.

CONSTITUTION: According to the value of the output data of an adder 2 which adds the outputs of an adder 8 and a multiplier 1, a digit overflow circuit 12 controls the output data. When the absolute value of input data to the circuit 12 is >1, the input data is outputted as it is. When the absolute value of the input data to the circuit 12 is ≥ 1 and <2, the circuit 12 outputs the maximum value of a dynamic range in response to the positive input or the minimum value in response to the negative one. Therefore, the circuit 12 prevents an overflow to prevent oscillations of a filter.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

BEST AVAILABLE COPY

19 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭57—20014

⑤Int. Cl.³ H 03 H 17/02

. '†

識別記号

庁内整理番号 8124-5 J ❸公開 昭和57年(1982)2月2日

発明の数 1 審査請求 未請求

(全4 頁)

のディジタルフィルタの桁あふれ処理装置

目2番1号カシオ計算機株式会 社羽村技術センター内

②特

願 昭55—94465

20出 **願**

頁 昭55(1980)7月9日

⑩発 明 者 佐野重則

東京都西多摩郡羽村町栄町3丁

①出 願 人 カシオ計算機株式会社 東京都新宿区西新宿2丁目6番 1号

明細 相

1. 培明の名称

ディジタルフィルタの桁あぶれ処理装置 2. 時許勝求の範囲

少なくとも乗算器、加算器、漫延回路を備え、 並列演選処理により助作するディジタルフィルタ に於て、処理データの符号ピットを含む複数する に於て、処理データの符号ピットを含む複数する 個、食師のオープローを検出する第1の手段 と、の第1の手段により正側のオーパーフロの と、他出された場合は上記第1の手段により負し オーパーフローが検出された場合は上記がの オーパーフローが検出された場合は上記がよった ックレンジの検出された場合は上記がよった ックレンジの検なとするディンタルフィルタの桁 あれい理要

3. 発明の単細な説明

本発明は並列演復処理により動作するディジタ ルフィルタの桁あふれ処理装置に関する。 従来より、乗算器、加算器、遅延回路等より成るディシタルフィルタが種々考えられている。例えば、第1図は、2次/2次の巡回形ディシタルフィルタを示すもので、図中1は乗算器で、外部の例えばROM(リードオンリメモリ)よモリ)よいの例えばROM(リードオンリメモリ)よど、外部の例えばROM(リードオンリメモリ)といいの例とはない、入力データをK倍していている。これの一名では、加算器をはなれる。更に、この加算器もには、加速器をはれる。更に、この加算器もには、上級器をはなれ、これ等のデータを加減してその結果データを加算器をに供給する。

また、上配遷延回路3出力は乗電器7パでり1倍して加算器8に供給されると共に、単位時間の 準延を行う運延回路9に供給される。そして、と の飛延回路9出力は、乗電器10に供給され、31 倍されて加算器6に供給されると共に、乗算器11 に供給されり3倍されて加算器8に与えられる。

加算器 8 では、上記乗算器 7 出力と乗算器 1 1 出力の各々を減算して、加算器 2 に印加する。従

持開昭57-20014(2)

って、上記加策器とは、乗算器1円力を加質器8円力を加質する。

...

0

とのよりに构成されたディジタルフィルタの出力は、加賀器4出力を乗運器10出力を加算する上記加賀器6の出力であり、従って、上記ディジタルフィルタの伝達関数は

H(z)=
$$K \frac{1+s_1 Z^{-1}+s_2 Z^{-2}}{1+b_1 Z^{-1}+b_2 Z^{-2}}$$
 ... \sharp (i)

となる。尚、上記ディジタルフィルタの演算処理 は2の補数表現で全てパラレルに行われ、その信 号伝檄ラインもパラレルに投けられている。

然るに、このようなディシタルフィルタにおいては、各データは有限ピット長で聚わざれる為。 演性結果が常にダイナミックレンジを越えないよ りにする必要があり、今の場合。デイジタルフィ ルタの巡回経路例えば加賀器2で桁あふれをおこ した場合は、フィルタは発援状態となり、非常に 不包含を生するものであった。

との発明は以上の点に触みてなされたもので、 並列演算処理により動作するディジタルフィルタ

でなければならない。

でって、乗算器1の出力はその絶対値が必ず1 未満となり、上配仮定により乗算器7の出力はその絶対値が必ず2未満となり、また乗取器11の 出力はその絶対値が1未満であり、従って加算器 8出力の絶対値は3未満となる。その為、加算器 2の出力は、乗算器1出力及び加算器8出力の絶 対値がそれぞれ1未満、3未満である為、4未満 のデータとなる。

よって、上記加賀器2出力は符号ピットも含め 小校点以上3ピット構成となるが、このデータに 対し、桁あふれ処理回路12は、上記仮定を満足 するように、その出力データの絶対値が1未満の データとなるように制御するものである。

以下、この桁あふれ処理回路12代つき第3図を 参照して説明する。この桁あふれ処理回路12 の入力は、上述した如く、小数点以上3 ピットであり、また小数点以下を 7 ピットとする。このデータのうち、小数点以上第1 ピットから、 小数点

において、処理データのオーメーフローによりディッタルフィルタが発掘動作をするのを防止するディッタルフィルタの桁あふれ処理装置を提供することを目的とする。

以下、本籍明の一実施例につき、関面を参照して詳細に説明する。第2図は、本実施例の回路地成系示するのであるが、説明の簡略化の為、第1図と同一簡所には同一符号を付し、その説明を設明する。図中12は桁あかれ処理回路では、この桁のでで、2世紀ので、2世紀のでは、2の出力のででは、即ち、大力信号をそのでは、即ち、大力信号をそのでは、1未満のデータである。」という仮定をする。

更に、フィルタが安定して動作する為に、伝達 関数の極が全て 2 平面上の単位円内にある必要が あり、その為、上記伝達関数の係数 b 1 、 b * は

1 b: 1 < 2

--- 式 (2)

1 bs 1 < 1

⊶ 式 (3)

でなければならず。更に、係数Kは、

以上はこピットから、小数点以下全ピットは、トランスファゲート20~27に供給され、小数点以上第1、第2、第3ピットはアンドゲート13 へ直接供給されると共に、インベータ14~16 を介してアンドゲート17に供給される。そして、このアンドゲート13、17の出力はオアゲート18を介して、上記トランスファゲート20~27の開成信号となると共に、インベータ19を介して後述するトランスファゲート30~37の開成信号となる。

即ち、上記トランスファゲート30 K は、上記入力データの小数点以上第3 ピットである符号ピットが供給され、上記トランスファゲート31~37 K は上記符号ピットがインペータ40 K で反転された信号が供給される。

そして、上記オアゲート 1 8 出力が・1 ・の場合は、トランスファゲート 2 0 ~ 2 7 の出力が桁あふれ処理回路 1 2 の出力となり、上記オアゲート 1 8 出力が・0 ・の場合は、トランスファゲート 3 0 ~ 3 7 の出力が桁あふれ処理回路 1 2 の出

BEST AVAILABLE COPY

カとなる。

また、京4図 (B) は、桁あふれ処理回路 1 2 K 対する入力データの絶対値が 1 以上 2 未満の場合 であり、このときは、上記オアゲート 1 8 出力は ・ 0 ・ となる為、トランスファゲート 3 0 ~ 3 7 が頃成されることになる。従って、この桁あふれ

とが可能となる。

尚、上記実施例では、本発明を2次/2次の巡回ゼディジタルフィルタに本作明の適用したものであるが、本発明はより高次のディジタルフィルタにも同様に適用し得ることは勿論であり、また 作みふれ処理回路を設ける経路位置も、必要に応じて領々変更し得ることは勿論である。

処理回路12に対する入力データが正値の場合は、符号ピットのみを・0・とし、他のピットを全で・1・として、出力することになり、他方、上記入力データが負値の場合は、符号ピットのみをでとし、他のピットを全て・0・として出力することになる。よって、この場合は、符あふれ処理回路12の出力は、正の場合ダイナミックレンジの最大値となり、負の場合、ダイナミックレンジの最小値となる。

更に、第4図(C)、(D) は各々、桁あふれ処理 同路12に対する入力データの絶対値が2以上3 未満の場合と、3以上4未満の場合を示すもので あるが、いずれの場合も、上配第4図(B) の場合 と同様に、桁あふれ処理回路12は動作し、その 出力データは正の場合ダイナミックレンジの最大 値となり、負の場合はダイナミックレンジの最小 値となるものである。


従って、第2図に示すディジタルフィルタでは、 桁あふれ処理回路12によって、オーバーフロー が防止出来、よってフィルタの発援を防止すると


4. 図面の簡単な説明


第1図は、従来のディジタルフィルタの回路構成を示す図、第2図乃至第4図は本発明の一実施例を示し、第2図は本実施例のディジタルフィルタの回路構成図、祭3図は、第2図の桁あふれ処理回路12の詳細を示す図、第4図は本実施例の助作を説明する為の図である。

- 1、5、7、10、11 -- 乗饵器、
- 2、4、6、8…加算器、
- 3、9…遅延回路、
- 12…桁をふれ処理回路、
- 13、17…アンドゲート、
- 2 0 ~ 2 7、 3 0 ~ 3 7 … トランスファゲート。


特許出願人 カシオ計算機株式会社







第 4 図



(B)	1 2 2 2 2 2 2 2 2							ž'	27	科字	2'	ź²	2,3	2~	25	ź'	ź¹
	00	1	-	-		-	-	_	-	 0	1	1	7	Γī	1	1	\Box
	1	0	E	_	_	-	~	_	-	I	0	0	0	o	0	0	0